1. 位扩展法#

位扩展用于增加存储字的长度，适用于CPU数据总线宽度大于单个芯片数据位宽的情况。通过并联多个芯片，使其总数据位宽与CPU总线匹配。

连接方式：

• 各芯片的地址线、片选线和读/写控制线并联，接至系统对应总线；
• 数据线单独引出，分别连接到系统数据总线的不同位。所有芯片同时工作，共同提供一个完整字。

使用8片 $8K \times 1$ 位的RAM芯片构成 $8K \times 8$ 位的存储器。各芯片的地址线 $A_{12} \sim A_0$、片选线和读/写控制线均连在一起，每片的数据线依次对应CPU数据总线的一位。

2. 字扩展法#

字扩展用于增加存储单元的数量（扩大地址空间），而存储字的位数已满足系统要求。此时，系统数据总线宽度等于芯片数据位宽，而地址总线位数多于芯片地址线位数。

连接方式：

• 各芯片的地址线连接至系统地址总线的低位；
• 数据线和读/写控制线并联至系统总线；系统地址总线的高位经译码器生成片选信号，分时选中不同芯片。各芯片分时工作。

用4片 $16K \times 8$ 位的RAM芯片构成 $64K \times 8$ 位的存储器。所有芯片的数据线 $D_0 \sim D_7$ 并联至系统数据总线。地址线 $A_{15}A_{14}$ 作为高位地址输入译码器，产生4个片选信号：$A_{15}A_{14}=00$ 时，译码器输出端0有效，选中1号芯片；$A_{15}A_{14}=01$ 时，译码器输出端1有效，选中2号芯片，以此类推（同一时刻只能有一个芯片被选中）。各芯片的地址分配如下：

第一片，最低地址：0000000000000000；最高地址：0011111111111111(16位)

第二片，最低地址：0100000000000000；最高地址：0111111111111111

第三片，最低地址：1000000000000000；最高地址：1011111111111111

第四片，最低地址：1100000000000000；最高地址：1111111111111111

3. 字位同时扩展法#

当芯片的字长和容量均不足时，需同时进行位扩展和字扩展。该方法将位扩展后的芯片组视为一个逻辑单元，再对这些单元进行字扩展。

连接方式：

• 先将若干芯片按位扩展方式组成一组（满足字长要求）；
• 再将多组按字扩展方式连接；
• 系统地址线低位接各组内部芯片的地址引脚，高位经译码器生成各组的片选信号。

用8片 $16K \times 4$ 位的RAM芯片构成 $64K \times 8$ 位的存储器。每2片组成一组（位扩展为 $16K \times 8$ 位），共4组。地址线 $A_{15}A_{14}$ 经译码器产生4个片选信号：当 $A_{15}A_{14}=00$ 时，选中第一组（芯片1和2）；当 $A_{15}A_{14}=01$ 时，选中第二组（芯片3和4）；以此类推。