6.1.1 总线的分类#

1. 内部总线。内部总线指芯片内部的总线，也称片内总线，用于CPU芯片内部各寄存器之间以及寄存器与ALU之间的连接。

2. 系统总线。指计算机系统内各功能部件（如CPU、主存、I/O接口）之间相互连接的总线。根据所传输信息的内容不同，系统总线可分为以下三类：

   1. 数据总线用于在各部件之间双向传输数据信息，包括指令、操作数、状态字、中断类型号等。其位数反映了CPU一次能并行传送的数据位数。
   2. 地址总线用于指定要访问的主存单元或I/O端口的地址。它是单向总线，其位数决定了系统最大可寻址空间。为减少芯片引脚数量并降低成本，部分硬件架构采用地址线与数据线复用设计，此时地址与数据信息分时在同一组物理线路上传输。
   3. 控制总线用于传输各种协调与控制信号，以确保各部件同步、有序地工作。典型信号包括：时钟、复位、总线请求/允许、中断请求/响应、存储器读/写、I/O读/写、传输确认等。控制总线由若干单向或双向信号线组成，其具体构成取决于系统设计需求。

3. I/O总线。用于连接主机与其内部的各类I/O控制器（如显卡、网卡等），通常采用标准化内部总线协议，如PCI、AGP、PCI Express等。

4. 通信总线。用于主机与外部I/O设备之间或不同计算机系统之间的通信。这类总线需要适应不同的传输距离、速率和电气规范，典型代表包括RS-232、USB等。

*6.1.2 常见的总线标准①#

不考了。。。

6.1.3 总线的性能指标#

1. 总线传输周期。指完成一次完整总线事务（如一次读或写操作）的总时间，通常由若干总线时钟周期组成，简称总线周期。
2. 总线时钟频率。即总线基础时钟信号的频率，是总线时钟周期的倒数。早期总线的时钟与CPU时钟同频，随着CPU的快速发展，现代总线的时钟通常独立于CPU时钟。
3. 总线工作频率。总线工作频率指总线每秒能进行的有效数据传输次数。早期总线每个时钟周期仅传输一次数据，此时总线工作频率等于时钟频率。现代总线一个时钟周期内可以传送2次、4次甚至更多次数据。因此，总线工作频率可达时钟频率的2倍、4倍等。
4. 总线宽度。即总线中数据线的条数，决定了每次能并行传输的数据位数。
5. 总线带宽。总线带宽指总线在单位时间内所能传输的最大数据量。计算公式为

例如，若某总线的时钟频率为11MHz，每个时钟周期可传送2次数据（工作频率为 $11 \times 2 = 22\text{MHz}$），总线宽度为16位(2字节)，则总线带宽 $= 2 \times 22 \times 10^6 = 44\text{MB/s}$。

NOTE

计算带宽（最大数据传输率）时，应依据总线的物理参数（宽度、时钟频率、每周期传输的次数），反映其理论峰值传输能力，无须考虑具体总线事务中的地址/命令开销或突发传输细节。仅在求平均数据传输率时，才需要分析事务时序。切勿将“两个设备间一次通信的有效速率”误当作“总线带宽”。

总线最主要的性能指标为总线宽度、总线工作频率和总线带宽。

6. 总线复用。指同一组信号线在不同时间段传输不同类型的信息。例如，地址/数据线复用中，数据线在初期传输地址，后期传输数据。因此可减少引脚数量，节省硬件成本。
7. 总线寻址能力。由地址线的位数决定，表示CPU能访问的最大地址空间。例如，16位地址线可寻址 $2^{16}=65536$ 个存储单元；若每个单元为1B，则最大寻址空间为64KB。

6.1.4 总线的结构#

总线是计算机系统中各功能部件之间传递信息的公共通道，其结构设计直接影响系统的整体性能和扩展能力。随着处理器速度的不断提升，总线结构经历了从简单共享到分层并行，再到高度集成的演进过程，核心目标始终是提升带宽、降低延迟、打破通信瓶颈。