(1) 采用一位符号位#

减法运算在机器中是用加法器实现的，因此加法和减法均可统一视为两个补码数相加。溢出仅发生在参与运算的两个数符号相同，而结果符号与之不同的情况下。设参与运算的两个操作数的符号位分别为 $A_s$ 和 $B_s$，运算结果的符号为 $S_s$，则溢出逻辑表达式为

(2) 采用一位符号位并结合进位情况#

设符号位（最高位）产生的进位为 $C_n$，最高数值位（次高位）产生的进位为 $C_{n-1}$。若 $C_n$ 与 $C_{n-1}$ 不同，则表示溢出。溢出逻辑表达式为

(3) 采用双符号位#

使用两个符号位 $S_{s1}S_{s2}$ ($S_{s1}$ 为高位符号位)，若两个符号位不同，则表示溢出。$S_{s1}S_{s2}$ 的各种情况如下：

1. $S_{s1}S_{s2}=00$：表示结果为正数，无溢出。
2. $S_{s1}S_{s2}=01$：表示结果正溢出。
3. $S_{s1}S_{s2}=10$：表示结果负溢出。
4. $S_{s1}S_{s2}=11$：表示结果为负数，无溢出。

溢出逻辑表达式为

在上述三种方法中，若 $V=0$，则表示无溢出；若 $V=1$，则表示有溢出。

(1) 加法运算的工作原理#

无论是无符号数还是补码表示的有符号数，其加法均通过同一加法器电路完成。当执行加法操作时(Sub=0)，电路实现过程如下。

输入：X直接接入加法器的一端；Y接入MUX。

控制信号：Sub=0，同时作为加法器的最低位进位输入 $C_{in}=0$。

运算：MUX在Sub=0时选择Y直接通过，加法器执行 $X+Y+C_{in}$ ($X+Y$)，输出 $n$ 位结果F和进位输出 $C_{out}$，并生成状态标志位。

语义解释：

1. 若X、Y被视为无符号数，则结果 $F=(X+Y) \bmod 2^n$。当 $X+Y \ge 2^n$ 时，产生进位 $C_{out}=1$，表示发生无符号溢出；此时，标志 $CF=C_{out}$ 反映进位状态。

2. 若X、Y被视为有符号数($[X]_{\text{补}}$、$[Y]_{\text{补}}$)，则结果 $F=[X+Y]_{\text{补}}$。此时，若两个操作数同号而结果异号（如正+正 $\to$ 负），则表示有符号溢出，由溢出标志OF指示。

(2) 减法运算的工作原理#

无论是无符号数还是补码表示的有符号数，其减法也通过同一加法器电路实现。当执行减法操作时(Sub=1)，电路实现过程如下：

输入：X直接接入加法器的一端；Y接入MUX。

控制信号：Sub=1，同时作为加法器的最低位进位输入 $C_{in}=1$。

运算：MUX在Sub=1时选择反相后的 $\overline{Y}$ 输出，加法器执行 $X+\overline{Y}+C_{in}$ ($X+\overline{Y}+1$)，输出 $n$ 位结果F和进位输出 $C_{out}$，并生成状态标志位。

语义解释：

1. 若X、Y被视为无符号数，则该运算等价于计算 $X-Y+2^n$ (模 $2^n$ 运算)：

   • $X \ge Y$ 时，$X-Y+2^n \ge 2^n$，有进位 $C_{out}=1$，舍去高位后 $F=X-Y$，表示无借位（结果非负）。
   • $X < Y$ 时，$0 < X-Y+2^n < 2^n$，无进位 $C_{out}=0$，表示有借位（结果为负，超出 $n$ 位无符号数范围），表示发生无符号溢出。此时，标志 $CF=C_{out}$ 反映借位状态。

2. 若X、Y被视为有符号数 ($[X]_{\text{补}}$、$[Y]_{\text{补}}$)，则该运算等价于 $[X-Y]_{\text{补}} = [X]_{\text{补}} + [-Y]_{\text{补}}$：

   • 结果F即为 $[X-Y]_{\text{补}}$。
   • 若运算导致结果超出 $n$ 位补码表示范围（例如，正减负得负，或负减正得正），则发生有符号溢出，由溢出标志OF指示。

NOTE

运算器本身无法识别所处理的二进制串是有符号数还是无符号数。例如，$0-1=00\ldots0+11\ldots1=11\ldots1$ 若解释为有符号数，对应值为-1，结果正确；若解释为无符号数，对应值为 $2^n-1$ ($n$ 位无符号数的最大值)，与数学结果不符。此类易混点是统考极易考查的内容。

(3) 各类标志位的含义#

可通过状态标志位来区分有符号数与无符号数的运算结果，各类标志位的含义如下。

零标志ZF：当结果 $F=0$ 时，$ZF=1$；否则 $ZF=0$。对有符号数和无符号数均有意义。

溢出标志OF：用于判断有符号数运算是否发生溢出，$OF = C_n \oplus C_{n-1}$ (符号位进位与最高数值位进位的异或)。对无符号数运算无意义。即无法依据OF判断无符号数运算是否溢出。例如，无符号加法010+011=101，虽然OF=1，但结果并未溢出。

符号标志SF：等于结果F的最高位（符号位）。仅对有符号数有意义。

进/借位标志CF：用于表示无符号数运算中的进位/借位情况，判断是否溢出。仅对无符号数有意义。加法(Sub=0)时，CF=1表示有进位，即发生上溢，$CF = C_{out}$。减法(Sub=1)时，CF=1表示有借位，即不够减，CF等于 $C_{out}$ 反。综合得 $CF = Sub \oplus C_{out}$。例如，无符号数加法110+011产生进位；无符号数减法000-111产生借位，结果均发生溢出(CF=1)。

(4) 无符号数大小的比较#

在无符号数运算中，零标志ZF和进/借位标志CF是判断大小关系的关键。设A和B为两个无符号数，执行运算 $A-B$ 后，根据ZF和CF的值可判断A和B的大小。

• 若 $A=B$。如 $A-B=011-011=000$，结果为零 $ZF=1$，无借位 $CF=0$。
• 若 $A>B$。如 $A-B=010-001=001$，结果非零 $ZF=0$，无借位 $CF=0$。
• 若 $A<B$。如 $A-B=000-001=(1)000-001=111$，结果非零 $ZF=0$，有借位 $CF=1$。

综上判断规则如下：当 $ZF=1$ 时（无须检查CF），说明 $A=B$；当 $ZF=0$ 且 $CF=0$ 时，说明 $A>B$；当 $CF=1$ 时（此时ZF必为0，无须额外检查），说明 $A<B$。

(5) 有符号数大小的比较#

在有符号数运算中，零标志ZF、溢出标志OF和符号标志SF共同用于判断大小关系。设A和B为两个有符号数，执行 $[A]_{\text{补}}-[B]_{\text{补}}$，根据ZF、OF和SF的值可判断A和B的大小。

• 若 $A=B$。如 $[A]_{\text{补}}-[B]_{\text{补}}=011-011=011+101=(1)000$，得 $ZF=1$, $OF = C_{3} \oplus C_{2} = 0$, $SF = 0$。
• 若 $A>B$。无溢出示例：$[A]_{\text{补}}-[B]_{\text{补}}=010-001=010+111=(1)001$，得 $ZF=0$，$OF=0$，$SF=0$；有溢出示例：$[A]_{\text{补}}-[B]_{\text{补}}=011-101=011+011=110$，得 $ZF=0$，$OF=1$，$SF=1$。
• 若 $A<B$。无溢出示例：$[A]_{\text{补}}-[B]_{\text{补}}=000-001=000+111=111$，得 $ZF=0$，$OF=0$，$SF=1$；有溢出示例：$[A]_{\text{补}}-[B]_{\text{补}}=101-011=101+101=(1)010$，得 $ZF=0$，$OF=1$，$SF=0$。

综上，判断规则如下：当 $ZF=1$ 时，说明 $A=B$；当 $ZF=0$ 且 $OF=SF$ (或 $OF \oplus SF = 0$) 时，说明 $A>B$；当 $ZF=0$ 且 $OF \neq SF$ (或 $OF \oplus SF = 1$) 时，说明 $A<B$。

NOTE

当 $ZF=0$ 且未发生溢出时，即 $OF=0$ 时，若 $SF=0$，则表示结果非负，说明 $A>B$；当发生溢出时，即 $OF=1$ 时，若 $SF=1$，则必然是正数减去负数发生溢出导致结果为负，说明 $A>B$。

当 $ZF=0$ 且未发生溢出时，即 $OF=0$ 时，若 $SF=1$，则表示结果为负，说明 $A<B$；当发生溢出时，即 $OF=1$ 时，若 $SF=0$，则必然是负数减去正数发生溢出导致结果为正，说明 $A<B$。

(1) 原码乘法的运算原理#

原码乘法的特点是符号位与数值位分别处理，其运算过程分为两步：

1. 乘积的符号位由两个乘数的符号位异或得到；
2. 乘积的数值位是两个乘数绝对值的乘积。数值位的乘法可归结为两个无符号数的相乘。

可写成数学推导形式：

在硬件实现中，通常采用部分积右移的方式将上述求和过程转换为迭代形式。设乘数 $Y=y_n\cdots y_2 y_1$ (其中 $y_1$ 为最低位)，定义部分积序列 $P_0, P_1, \cdots, P_n$ 如下：

其中，“$\gg 1$”表示逻辑右移一位。需要注意的是，这里的右移是位操作的一部分，而非数学上的除法；所有中间结果均在 $2n$ 位存储空间中保留完整精度。经过 $n$ 次迭代后，最终得到的 $2n$ 位部分积 $P_n$ 即为乘积 $X \times Y$ 的完整二进制表示。因此，乘法运算可通过加法和移位实现。

为了保证精度，部分积需要使用 $2n$ 位寄存器存储。原码乘法的过程可归纳如下：

1. 被乘数和乘数均取绝对值，作为无符号整数参与运算，结果的符号位为 $x_s \oplus y_s$。

2. 初始化部分积 $P_0=0$，从乘数的最低位 $y_1$ 开始，将当前部分积 $P_{i-1}$ 加上 $X \times y_i$，然后逻辑右移1位。重复此步骤 $n$ 次，最终所得的 $2n$ 位部分积即为数值乘积。

(2) 无符号整数的乘法运算电路#

一个32位无符号数乘法运算器的逻辑结构。该电路采用加法与移位相结合的方法来完成乘法运算，其设计思想源自手算乘法的基本原理。

下面介绍其主要组成部分及其工作原理。

1. 初始化

• 被乘数寄存器X：存储32位被乘数X，在整个乘法过程中保持不变。
• 乘数寄存器Y：初始时存储32位乘数Y。
• 乘积寄存器P：初始化为0，用于存放累加的部分积（高32位结果）。
• 计数器 $C_n$：初始化为n(本例为32)，表示需进行n次迭代。

2. 执行过程（循环n次）

• 判断：将乘数寄存器Y的最低位，送入控制逻辑。
• 加法操作：若Y的最低位为1，则将当前部分积P加上被乘数X，并将进位存入进位触发器C；若Y的最低位为0，则执行空操作。
• 移位操作：将C、P和Y视为一个整体，执行一次逻辑右移。具体来说，进位C移入P的最高位；P的最低位移入Y的最高位；Y的最低位被丢弃。
• 更新计数器：计数器 $C_n$ 减1。若 $C_n \neq 0$，则继续下一轮迭代，否则算法结束。

3. 结果与溢出判断

• 最终结果：64位乘积结果存储在寄存器对 [P] 中，其中P为高32位，Y为低32位。
• 溢出判断：若高32位结果P不为零，则表明乘积超出了32位无符号数的表示范围，发生溢出。此时，处理器将溢出标志OF与进位标志CF同时置1。

4. 溢出处理

溢出处理属于软件层面的操作，通过检查CF或OF标志位即可判断是否发生溢出。若检测到溢出，则可在乘法指令后插入一条溢出自陷指令，自动触发异常处理程序，以处理错误(如报告错误、转为高精度计算等)。对于不要求结果精确性的应用，程序员可选择忽略溢出。

(3) 有符号整数的乘法运算电路#

有符号整数采用补码表示，其乘法需要同时处理符号与数值。A.D.Booth提出的Booth算法让符号位与数值位统一参与运算，直接生成补码形式的乘积，且对正数和负数一视同仁。

需要说明的是，Booth算法的数学推导较为复杂，通常不在考研考查范围内，因此本书仅介绍其实现结构，不深入讨论其背后的原理。

下面介绍其主要组成部分及其工作原理。

1. 初始化

• 被乘数寄存器X：存储32位被乘数，在整个乘法过程中保持不变。
• 乘积寄存器P：初始化为0，用于存放累加的部分积（高32位结果）。
• 乘数寄存器Y：初始时存储32位乘数；在其右侧附加一个辅助位 $y_{-1}$，且初始化为0。
• 计数器 $C_n$：初始化为n(本例为32)，表示需要进行n次迭代。

2. 执行过程（循环n次）

• 判断：将Y的最低位 $y_0$ 与辅助位 $y_{-1}$ 组合形成两位二进制码，送入控制逻辑。
• 加减法：若组合为10，则执行 $P=P-X$ (减去被乘数)；若为01，则执行 $P=P+X$ (加上被乘数)；若为00或11，则执行空操作(Booth算法的原理请参见教材)。
• 移位：将P、Y和辅助位 $y_{-1}$ 视为一个整体，执行一次算术右移。具体来说，P的最低位移入Y的最高位；Y的最低位移入辅助位 $y_{-1}$；原辅助位 $y_{-1}$ 被丢弃。
• 循环控制：计数器 $C_n$ 减1。若 $C_n \neq 0$，则继续下一轮迭代，否则算法结束。

3. 结果与溢出判断

• 最终结果：64位乘积存储在寄存器对 [P] 中，其中P为高32位，Y为低32位。
• 溢出判断：若高32位结果P不是低32位结果Y的符号扩展(P的所有位不等于Y的符号位)，则判定为溢出。此时，处理器将溢出标志OF与进位标志CF同时置1。

4. 溢出处理

其溢出处理同样由软件完成。执行有符号乘法指令（如imul）后，应检查OF标志位：若发生溢出，则可通过条件跳转进入错误处理程序，或者利用溢出自陷机制由硬件自动触发异常处理程序，以确保程序的健壮性；若已知操作数不会导致溢出，则也可选择忽略该标志。

(4) 乘法运算的三种实现方式#

1. 迭代式乘法器：即前文所述的经典实现结构，由ALU、移位器、寄存器和控制逻辑构成。通过多次迭代完成乘法，每次迭代处理一位乘数，若一次ALU运算和一次移位各需1个时钟周期，则完成 $n$ 位乘法约需 $2n$ 个时钟周期。

2. 阵列乘法器：一种全并行的快速乘法器。所有部分积同时生成，并以二维阵列形式组织，再通过加法器网络逐级压缩求和，从而直接得到最终乘积。由于整个数据通路为组合逻辑，在时钟周期足够长的前提下，可在单个时钟周期内完成一次乘法运算。

3. 移位-加减法：利用移位与加法（或减法）的组合来模拟乘法运算（例如，乘以13可分解为 $X \ll 3 + X \ll 2 + X$）。该方法的硬件成本最低，但运算速度最慢。

(1) 无符号整数的除法运算原理#

无符号整数除法与乘法类似，也是一种基于移位与加减的迭代过程，但流程更为复杂。

在手算二进制除法中，为便于从最高位开始逐位试商，通常按固定位宽书写被除数，并在高位补0（例如将4位的1111写成00001111），这些前导零不改变数值大小。具体步骤如下：

1. 取被除数的高 $n$ 位部分（与除数同宽）作为初始部分被除数，与除数相减。若够减，则上商1，并将差值作为中间余数；若不够减，则上商0，中间余数即为该部分被除数。
2. 将被除数的下一位“带下来”，拼接到当前余数末尾，形成新的 $n$ 位部分被除数；再与除数相减，确定下一位商。如此重复，直到所有位处理完毕。

手算中在被除数前补0主要是为了便于对齐和观察；硬件设计采用类似的策略，将 $n$ 位被除数高位补0扩展为 $2n$ 位，以支持统一的迭代过程。

(2) 无符号整数的除法运算电路#

为了适应逐位试商的迭代过程，需要将被除数加载到一个64位寄存器中（高32位为0，低32位为实际被除数）。一般而言，$n$ 位无符号数除法采用一个 $2n$ 位的被除数（高位补0）除以一个 $n$ 位的除数，产生 $n$ 位的商和 $n$ 位的余数。

下面介绍其主要组成部分及其工作原理。

1. 初始化

• 除数寄存器Y：存储 $n$ 位除数，在整个除法过程中保持不变。
• 余数/商寄存器Q：初始时存储 $n$ 位被除数；在迭代过程中逐步生成 $n$ 位商。
• 余数寄存器R：初始化为0，用于暂存中间余数。
• 计数器 $C_n$：初始化为n，表示需要执行n轮迭代。
• 异常预检：若除数为0，则立即触发“除零错误”异常，停止除法运算；若被除数 $<$ 除数，则商=0，余数=被除数，无须进入执行过程。

2. 执行过程（循环n次）

   1. 移位：将R与Q视为一个整体，执行一次逻辑左移。具体来说，R的最高位被移出（通常丢弃)，Q的最高位移入R的最低位，Q的最低位空出以接收新商位。
   2. 试商与减法：计算 $[R] - [Y]$；若结果大于或等于0，则当前商位为1，并将结果（差值）写回R；若结果小于0，则当前商位为0，并执行 $[R] + [Y]$ 以恢复余数（撤销减法）。
   3. 循环控制：计数器 $C_n$ 减1。若 $C_n \neq 0$，则继续下一轮迭代，否则算法结束。

3. 最终结果

最终的 $n$ 位商存储在寄存器Q中，$n$ 位余数存储在寄存器R中。

4. 异常处理

当检测到“除数为0”时，除法器立即停止运算，并置位“除零”异常标志。该异常通常由硬件自动捕获，并通过中断向量表跳转至预设的异常处理程序。

NOTE

两个 $n$ 位无符号数相除不会发生溢出。因为被除数最大为 $2^n-1$，最小的非零除数为1，此时商为最大值，即为 $2^n-1$，恰好可用 $n$ 位无符号数表示。

(3) 补码除法运算的工作原理#

补码作为有符号整数的标准表示形式，其除法运算需要同时处理符号与数值。补码除法让符号位与数值位统一参与运算，商的符号在运算过程中自然生成。对于两个 $n$ 位补码数相除，被除数需要先进行符号扩展至 $2n$ 位；若被除数为 $2n$ 位，除数为 $n$ 位，则无须扩展。

由于补码除法涉及有符号数的比较、加减和移位，其试商规则要比无符号除法复杂得多。根据考试大纲要求，仅需掌握其基本实现，底层的原理可参见教材。补码除法的硬件结构与无符号除法电路基本一致，下面结合该图说明其基本工作过程。

1. 初始化：

• 除数寄存器Y：存储 $n$ 位除数，在整个除法过程中保持不变。
• 余数/商寄存器Q：初始时存储 $n$ 位被除数；在迭代过程中逐步生成 $n$ 位商。
• 余数寄存器R：所有位都初始化为被除数的符号位，即完成符号扩展。
• **计数器 **$C_n$：初始化为n，表示需要执行n轮迭代。
• 异常预检：若除数为0，则立即触发“除零错误”异常，停止除法运算；若 $|$ 被除数 $| < |$ 除数 $|$，则商=0，余数=被除数，无须进入执行过程。

2. 执行过程（循环n次）

   1. 移位：将R与Q视为一个整体，执行一次算术左移。
   2. 试商与加减：控制逻辑根据 $[R]$ 与 $[Y]$ 的关系，发出加法或减法信号以确定当前商位。由于涉及有符号数的恢复机制，具体判定规则较复杂，此处不展开。
   3. 循环控制：计数器 $C_n$ 减1。若 $C_n \neq 0$，则继续下一轮迭代，否则算法结束。

3. 最终结果

最终的商存储在Q中，余数（符号与被除数相同）存储在R中。

4. 异常处理

当检测到除数为0或发生商溢出时，除法器立即停止运算，并置位相应异常标志，该异常的捕获和处理方式与无符号除法类似。值得注意的是，在两个 $n$ 位补码除法中，商溢出仅有一种情形 被除数为最大负数 $-2^{n-1}$，且除数为-1，此时结果 $2^{n-1}$ 无法用 $n$ 位补码表示。